名称:
描述:
公开/私有: 公开 私有
标签: 用空格间隔多个标签,如:小说 文学 余秋雨
保存至书单:

Xilinx FPGA原理与实践:基于Vivado 和Verilog HDL

题名/责任者:
Xilinx FPGA原理与实践 / 卢有亮编著
ISBN:
978-7-111-59334-8 价格: CNY37.00
语种:
汉语
载体形态:
235页 : 图 ; 26cm
出版发行:
北京 : 机械工业出版社, 2018
内容提要:
本书以目前流行的Xilinx7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、VerilogHDL语言及Vivado的应用,并循序渐进地从组合逻辑和时序逻辑的开发开始,深入到FPGA的基础应用、综合应用和进阶应用。本书具有理论和实践紧密结合的特点,在内容的设计上既重视学生对基础理论知识的认知过程,又通过由易到难的19个实践逐步提高理论知识及培养开发能力,为学生提高FPGA设计开发能力及提高知识应用素质提供平台与指导。通过本书的学习和实践,学生能够达到初级FPGA开发工程技术人员的水平。
主题词:
可编程序逻辑阵列 系统设计 高等学校 教材
中图分类法 :
TP332.1 版次: 5
其它题名:
基于Vivado 和Verilog HDL
主要责任者:
卢有亮 编著
附注:
中国大学慕课(MOOD)课程配套教材
使用对象附注:
电子信息类、电气类、自动化类、计算机类、仪器类、能源动力类、航空航天类相关专业学生,广大FPGA开发工程技术人员
标签:
相关主题:
相关资源:
分享资源:
限定所在馆: 限定所在馆藏地点: 限定馆藏状态:
HEA|  |02425nam  2200373   450 
001|  |012018013495
005|  |20180626103657.8
010|  |▼a978-7-111-59334-8▼dCNY37.00
099|  |▼aCAL 012018061735
100|  |▼a20180626d2018    ekmy0chiy50      ea
101|0 |▼achi
102|  |▼aCN▼b110000
105|  |▼aak  a   000yy
106|  |▼ar
200|1 |▼aXilinx FPGA原理与实践▼AXilinx FPG-
   |  |A yuan li yu shi jian▼e基于Vivad-
   |  |o 和Verilog HDL▼f卢有亮编著
210|  |▼a北京▼c机械工业出版社▼d2018
215|  |▼a235页▼c图▼d26cm
225|2 |▼a普通高等教育"十三五"规划教材▼Apu tong gao-
   |  | deng jiao yu " shi san wu " g-
   |  |ui hua jiao cai
225|2 |▼a普通高等教育"十二五"电子信息类规划教材▼Apu ton-
   |  |g gao deng jiao yu " shi er wu-
   |  | " dian zi xin xi lei gui hua jiao cai
225|2 |▼a普通高等教育"十一五"国家级规划教材▼Apu tong -
   |  |gao deng jiao yu " shi yi wu "-
   |  | guo jia ji gui hua jiao cai
300|  |▼a中国大学慕课(MOOD)课程配套教材
320|  |▼a有书目
330|  |▼a本书以目前流行的Xilinx7系列FPGA的开发为主线,-
   |  |全面讲解FPGA的原理及电路设计、VerilogHDL语言及-
   |  |Vivado的应用,并循序渐进地从组合逻辑和时序逻辑的开发开-
   |  |始,深入到FPGA的基础应用、综合应用和进阶应用。本书具有理-
   |  |论和实践紧密结合的特点,在内容的设计上既重视学生对基础理论知-
   |  |识的认知过程,又通过由易到难的19个实践逐步提高理论知识及培-
   |  |养开发能力,为学生提高FPGA设计开发能力及提高知识应用素质-
   |  |提供平台与指导。通过本书的学习和实践,学生能够达到初级FPG-
   |  |A开发工程技术人员的水平。
333|  |▼a电子信息类、电气类、自动化类、计算机类、仪器类、能源动力-
   |  |类、航空航天类相关专业学生,广大FPGA开发工程技术人员-
410| 0|▼12001 ▼a普通高等教育"十三五" 规划教材
410| 0|▼12001 ▼a普通高等教育"十二五" 电子信息类规划教材-
410| 0|▼12001 ▼a普通高等教育"十一五"国家级规划教材
517|1 |▼a基于Vivado 和Verilog HDL▼Aji yu-
   |  | Vivado he Verilog HDL
606|0 |▼a可编程序逻辑阵列▼Ake bian cheng xu l-
   |  |uo ji zhen lie▼x系统设计▼x高等学校▼j教材
690|  |▼aTP332.1▼v5
701| 0|▼a卢有亮▼Alu you liang▼4编著
801| 0|▼aCN▼bNJU▼c20180524
801| 2|▼aCN▼bWHUTL▼c20180626
998|  |▼aNJU
  1. 温馨提示:只有“所在馆位置”为“社科自科借阅室、文学借阅室”且“馆藏状态”为“在馆”的图书才能借出,其他“馆藏地点”的书均不可借出。
  2. 所在图书馆”为“典阅室”的图书只能在室内阅览。
  3. 查询期刊“现刊架号”请查“报刊指南->期刊分类查询表”。