| 名称: | |
| 描述: | |
| 公开/私有: | 公开 私有 |
标签:
用空格间隔多个标签,如:小说 文学 余秋雨
保存至书单:
Xilinx FPGA应用进阶：通用IP核详解和设计开发 |
|
|
题名/责任者:
|
Xilinx FPGA应用进阶 / 黄万伟 ... [等] 编著 |
|
ISBN:
|
978-7-121-23835-2 价格： CNY49.80 |
|
语种:
|
汉语 |
|
载体形态:
|
X, 274页 : 图 ; 26cm |
|
出版发行:
|
北京 : 电子工业出版社, 2014 |
|
内容提要:
|
本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例，涵盖Xilinx FPGA在通信领域主流的IP核，阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法；介绍基于Block RAM资源生成ROM、RAM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识、内部结构、接口时序和配置参数，给出生成实例；介绍LVDS技术规范、源同步实现方案和去偏移技术，讲解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；阐述Xilinx FPGA DDR3控制器IP核的结构组成、模块划分、接口信号和物理约束等。 |
|
主题词:
|
可编程序逻辑器件 系统设计 |
|
中图分类法
:
|
TP332.1 版次： 5 |
|
其它题名:
|
通用IP核详解和设计开发 |
|
主要责任者:
|
黄万伟 编著 |
|
标签:
|
|
|
相关主题:
|
|
|
相关资源:
|
|
|
分享资源:
|
|
限定所在馆:
限定所在馆藏地点:
限定馆藏状态:
HEA| |01553nam0 2200265 450 001| |012014027682 005| |20141124103540.4 010| |▼a978-7-121-23835-2▼dCNY49.80 099| |▼aCAL 012014129871 100| |▼a20141124d2014 em y0chiy50 ea 101|0 |▼achi 102| |▼aCN▼b110000 105| |▼aak z 000yy 106| |▼ar 200|1 |▼aXilinx FPGA应用进阶▼AXilinx FPGA- | | Ying Yong Jin Jie▼e通用IP核详解和设计- | |开发▼f黄万伟 ... [等] 编著 210| |▼a北京▼c电子工业出版社▼d2014 215| |▼aX, 274页▼c图▼d26cm 330| |▼a本书系统讲解通信网络领域Xilinx FPGA内部的IP- | |硬核。以流行的Xilinx Virtex-6型号芯片举例，涵- | |盖Xilinx FPGA在通信领域主流的IP核，阐述Xili- | |nx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的- | |特性和使用方法；介绍基于Block RAM资源生成ROM、R- | |AM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识- | |、内部结构、接口时序和配置参数，给出生成实例；介绍LVDS技- | |术规范、源同步实现方案和去偏移技术，讲解Xilinx FPG- | |A中IODELAYE1、ISERDES1和OSERDES核使- | |用方法；阐述Xilinx FPGA DDR3控制器IP核的结- | |构组成、模块划分、接口信号和物理约束等。 517|1 |▼a通用IP核详解和设计开发▼ATong Yong IP H- | |e Xiang Jie He She Ji Kai Fa 606|0 |▼a可编程序逻辑器件▼AKe Bian Cheng Xu L- | |uo Ji Qi Jian▼x系统设计 690| |▼aTP332.1▼v5 701| 0|▼a黄万伟▼AHuang Wan Wei▼4编著 801| 0|▼aCN▼bNMU▼c20141028 801| 2|▼aCN▼bWHUTL▼c20141124 998| |▼aNMU
- 温馨提示：只有“所在馆位置”为“社科自科借阅室、文学借阅室”且“馆藏状态”为“在馆”的图书才能借出，其他“馆藏地点”的书均不可借出。
- “所在图书馆”为“典阅室”的图书只能在室内阅览。
- 查询期刊“现刊架号”请查“报刊指南->期刊分类查询表”。