HEA|  |02185nam0 2200325   450 
001|  |012012001645
005|  |20111012154004.6
010|  |▼a978-7-302-25109-5▼dCNY49.00
099|  |▼aCAL 012011307595
100|  |▼a20120213d2011    em y0chiy50      ea
101|0 |▼achi
102|  |▼aCN▼b110000
105|  |▼aak  a   001yy
106|  |▼ar
200|1 |▼a计算机原理与设计▼Aji suan ji yuan li-
   |  | yu she ji▼eVerilog HDL版▼d= Co-
   |  |mputer principles and design i-
   |  |n Verilog HDL▼f李亚民著▼zeng
210|  |▼a北京▼c清华大学出版社▼d2011
215|  |▼axv, 520页▼c图▼d26cm
320|  |▼a有书目 (第503-504页) 和索引
330|  |▼a本书讲述计算机原理、计算机设计以及如何用verilog -
   |  |hdl实现设计。主要内容包括: 计算机基础知识及性能评价方法-
   |  |; 数字电路及verilog hdl简介; 计算机加、减、乘-
   |  |、除及开方的各种算法 (包括wallace tree快速乘法-
   |  |器和newton-raphson及goldschmidt除法-
   |  |和开方算法) 及其verilog hdl实现; 指令系统结构-
   |  |和alu及多端口寄存器堆的verilog hdl设计; 单周-
   |  |期、多周期和流水线cpu的verilog hdl设计; 精确-
   |  |中断和异常处理及其电路实现; 浮点算法及带有浮点部件fpu的-
   |  |流水线cpu的verilog hdl设计; 多线程cpu的v-
   |  |erilog hdl设计; 存储器、cache和虚拟存储器管-
   |  |理以及带有cache、tlb和fpu的cpu设计; 多核cp-
   |  |u的verilog hdl设计: 异步通信接口uart、ps-
   |  |/2键盘与鼠标接口、视频图像阵列vga接口、i2c串行总线接-
   |  |口和pci并行总线接口的verilog hdl设计; 高性能-
   |  |计算机及互联网络设计。书中的verilog hdl源代码基本-
   |  |上都附有功能仿真波形, 以便加深对计算机原理的理解和对计算机-
   |  |设计方法的掌握。
510|1 |▼aComputer principles and desi-
   |  |gn in Verilog HDL▼zeng
517|1 |▼aVerilog HDL版▼AVerilog HDLban
606|0 |▼a电子计算机▼Adian zi ji suan ji▼x基础理论
606|0 |▼a硬件语言描述▼Aying jian yu yan mia-
   |  |o shu▼x程序设计
610|0 |▼aVerilog HDL▼AVerilogHDL
690|  |▼aTP301▼v5
692|  |▼a73.95▼v3
701| 0|▼a李亚民▼Ali ya min▼4著
801| 0|▼aCN▼bDUTL▼c20111012
801| 2|▼aCN▼bWHUTL▼c20120213
998|  |▼aDUTL

1. 温馨提示：只有“所在馆位置”为“社科自科借阅室、文学借阅室”且“馆藏状态”为“在馆”的图书才能借出，其他“馆藏地点”的书均不可借出。
2. “所在图书馆”为“典阅室”的图书只能在室内阅览。
3. 查询期刊“现刊架号”请查“报刊指南->期刊分类查询表”。