| 名称: | |
| 描述: | |
| 公开/私有: | 公开 私有 |
标签:
用空格间隔多个标签,如:小说 文学 余秋雨
保存至书单:
Verilog HDL数字系统设计 |
|
|
题名/责任者:
|
Verilog HDL数字系统设计 / 王建民, 田晓华, 江晓林编著 |
|
ISBN:
|
978-7-5603-3169-0 价格： CNY44.00 |
|
语种:
|
汉语 |
|
载体形态:
|
356页 : 图 ; 26cm |
|
出版发行:
|
哈尔滨 : 哈尔滨工业大学出版社, 2011 |
|
内容提要:
|
本书分为11章，内容包括：数字系统设计概述、组合逻辑电路设计回顾、时序逻辑设计回顾、Verilog硬件描述语言等。 |
|
主题词:
|
硬件描述语言 Verilog HDL 程序设计 |
|
中图分类法
:
|
TP312VH 版次： 4 |
|
主要责任者:
|
王建民 编著 |
|
主要责任者:
|
田晓华 编著 |
|
主要责任者:
|
江晓林 编著 |
|
使用对象附注:
|
高等学校“十二五”规划教材 |
|
标签:
|
|
|
相关资源:
|
|
|
分享资源:
|
|
限定所在馆:
限定所在馆藏地点:
限定馆藏状态:
HEA| |01410nam 2200337 450 001| |012011020763 005| |20110902085630.4 010| |▼a978-7-5603-3169-0▼dCNY44.00 099| |▼aCAL 012011284887 100| |▼a20110913d2011 ekmy0chiy50 ea 101|0 |▼achi 102| |▼aCN▼b230000 105| |▼aak a 000yy 106| |▼ar 200|1 |▼aVerilog HDL数字系统设计▼Averilog h- | |dl shu zi xi tong she ji▼d= Di- | |gital design using Verilog HDL- | |▼f王建民, 田晓华, 江晓林编著▼zeng 210| |▼a哈尔滨▼c哈尔滨工业大学出版社▼d2011 215| |▼a356页▼c图▼d26cm 225|2 |▼a电子信息与通信工程系列▼Adian zi xin xi - | |yu tong xin gong cheng xi lie 320| |▼a有书目 330| |▼a本书分为11章，内容包括：数字系统设计概述、组合逻辑电路- | |设计回顾、时序逻辑设计回顾、Verilog硬件描述语言等。- 333| |▼a高等学校“十二五”规划教材 410| 0|▼12001 ▼a电子信息与通信工程系列 510|1 |▼aDigital design using Verilog HDL▼zeng 606|0 |▼a硬件描述语言▼Aying jian miao shu y- | |u yan▼xVerilog HDL▼x程序设计 690| |▼aTP312VH▼v4 701| 0|▼a王建民▼Awang jian min▼4编著 701| 0|▼a田晓华▼Atian xiao hua▼4编著 701| 0|▼a江晓林▼Ajiang xiao lin▼4编著 801| 0|▼aCN▼b北京图书大厦有限责任公司▼c20110714 801| 2|▼aCN▼bWHUTL▼c20110913 998| |▼aPUL
- 温馨提示：只有“所在馆位置”为“社科自科借阅室、文学借阅室”且“馆藏状态”为“在馆”的图书才能借出，其他“馆藏地点”的书均不可借出。
- “所在图书馆”为“典阅室”的图书只能在室内阅览。
- 查询期刊“现刊架号”请查“报刊指南->期刊分类查询表”。